Best Available Copy

# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-231549

(43) Date of publication of application: 22.08.2000

(51)Int.CI.

G06F 15/78 G06F 12/08

G06F 12/10 G06F 13/28

(21)Application number : 2000-029153

(71)Applicant: TOSHIBA CORP

(22) Date of filing:

07.02.2000

(72)Inventor: SASAHARA SHOJI

KAMURAN MALICK

RAKISSHU AGURAWARU

MICHAEL RAAMU

(30)Priority

Priority number: 99 246407

Priority date : 08.02.1999


Priority country: US

## (54) MICROPROCESSOR

#### (57)Abstract:

PROBLEM TO BE SOLVED: To provide a microprocessor which incorporates a RAM available for purposes other than a cache memory and can easily and also fast access the RAM.

SOLUTION: This microprocessor is provided with an MMU 3 performing conversion from a virtual address to a physical address and an LSU 4 controlling the execution of a load/store instruction. The LSU 4 has a DCACHE 41 temporarily storing read/write data for an external memory, a SPRAM 42 used for special uses other than a cache and an address generator 43 generating a virtual address for accessing the DCACHE and the SPRAM. The MMU 3 generates a conversion table performing virtual/physical address conversion. Flag information



showing whether or not access to the SPRAM is performed is included in the conversion table. When the flag is set, the SPRAM does not have to be allocated to a memory map of a main storage memory because access to the SPRAM is performed unconditionally.

#### **LEGAL STATUS**

[Date of request for examination]

03.03.2005

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19) 日本国特許庁 (JP)

### (12) 公開特許公報(A)

(11)特許出顧公開母号

特開2000-231549

(P2000-231549A)

(43)公開日 平成12年8月22日(2000.8.22)

(51) Int.CL'		織別記号	FI		ラーマコード(参え	考)
G06F	15/78	510	G06F	15/78	510A	
	12/08			12/08	G	
	12/10			12/10	E	
	13/28	3 1 0		13/28	310L	

#### 審査請求 未請求 請求項の数8 OL (全 8 頁)


(21)出顯番号	特輯2000-29153(P2000-29153)	(71)出項人	000003078
		İ	株式会社東芝
(22)出題日	平成12年2月7日(2000.2.7)		神奈川県川崎市幸区堀川町72番地
		(72) 発明者	笹 駅 正 司
(31)優先権主張番号	09/246, 407		アメリカ合衆国カリフォルニア州、サンノ
(32)優先日	平成11年2月8日(1999.28)		ゼ、リンコン、サークル、1060、トーシ
(33)優先權主張国	米国 (US)		パ、アメリカ、エレクトロニック、コンボ
	•		ーネンツ、インコーボレーテッド内
		(74)代理人	100064285
			弁學士 佐藤 一雄 (外3名)
		į	775 (Like the 1770-177)
			最終質に続く
		i	>XX35771006 /

#### (54)【発明の名称】 マイクロプロセッサ

#### (57)【要約】

【課題】 キャッシュメモリ以外の目的で利用可能なRAMを内蔵して、このRAMに簡易かつ高速にアクセスできるようにしたマイクロプロセッサの提供。

【解決手段】 本発明に係るマイクロプロセッサは、仮想アドレスから物理アドレスへの変換を行うMMU3 と、ロード/ストア命令の実行を制御するしSU4とを備える。 LSU4は、外部メモリに対する読み出し/ 言き込みデータを一時的に格割する DCACHE 4 1 と、キャッシェ以外の特殊な用途に使用される SPRAM4 2 と、DCACHEや SPRAMをアクセスするための仮想アドレスを生成するアドレス全成器 4 3 とを育する。 MMU3は、仮想/物理アドレス変換を行う変換テーブルを生成する。 との変換テーブル内には、 SPRAMへのアクセスを行うか否かを示すフラグ情報が含まれている。 LSUは、このフラグがセットされていれば、無条件に SPRAMにアクセスに行くため、 SPRAMを主記憶メモリのメモリマップに割り当てる必要がなくなる。



特開2000-231549

#### 【特許請求の筍囲】

【請求項1】仮想アドレスを物理アドレスに変換するメ モリ管理ユニットと、ロード/ストア命令を実行するロ ード/ストア命令真行部と、を備えたマイクロプロセッ サは.

前記ロード/ストア命令実行部によるデータの読み書き が可能なRAMを備え、

前記メモリ管理ユニットは、前記RAMに対するアクセ スを行うか否かを示す第1のフラグ情報を生成するフラ グ情報生成部を有することを特徴とするマイクロプロセ 10 【発明の詳細な説明】 ッサ。

【韻水項2】前記メモリ管理ユニットは、前記第1のフ ラグ情報に基づいて前記RAMにアクセスを行う場合に は、物理アドレスへの変換を行わずに仮想アドレス中の 少なくとも一部のアドレス情報を用いて前記RAMにア クセスすることを特徴とする請求項1に記載のマイクロ プロセッサ。

【請求項3】外部メモリから読み出したデータを一時的 に铬钠するキャッシュメモリを備え、

づいて前記RAMにアクセスを行う場合には、前記キャ ッシュメモリに対するキャッシュ・ヒット/ミス結果に 関係なく、前記RAMにアクセスすることを特徴とする 請求項1または2に記載のマイクロプロセッサ。

【請求項4】前記メモリ管理ユニットは、仮想アドレス をページ単位で物理アドレスに変換する変換テーブルを 生成するテーブル生成部を有し、

前記フラグ情報生成部は、仮想アドレスに対応する前記 第1のフラグ情報をページ単位で前記変換テーブルに格 のマイクロプロセッサ。

【請求項5】前記フラグ情報格納部は、1/0領域への アクセスを行うか否かを示す第2のフラグ情報を生成す ることを特徴とする請求項1~4のいずれかに記載のマ イクロプロセッサ。

【請求項6】前記メモリ管理ユニットは、前記第2のフ ラグ情報に基づいて!/O領域にアクセスを行う場合に は、前記キャッシュメモリに対するキャッシュ・ヒット /ミス結果を無視して!/O領域をアクセスすることを 特徴とする請求項5に記載のマイクロプロセッサ。

【請求項7】前記RAMに格納すべきデータを、前記R AMに格納する前に一時的に格納するストアバッファを 備え.

前記メモリ管理ユニットは、前記第2のフラグ情報に基 づいて!/〇領域にアクセスを行う場合であって、前記 ロードノストア命令実行部が前記RAMに対する有効な ロード/ストア命令を保持しており、かつ、前記ストア バッファ中にまだ前記RAMに書き込まれていないデー タが存在する場合には、前記ストアバッファ中のデータ が前記RAMに書き込まれるまで、「/O領域へのアク 50 メモリ以外のメモリをプロセッサと同じチップ内に収容

セスを中断することを特徴とする請求項5または6に記 戯のマイクロプロセッサ。

【請求項8】前記メモリ管理ユニットは、仮想アドレス をページ単位で物理アドレスに変換する変換テーブルを 生成するテーブル生成部を育し、

前記プラグ情報生成部は、仮想アドレスに対応する前記 第2のフラグ情報をページ単位で前記変換テーブルに格 納することを特徴とする請求項5~7のいずれかに記載 のマイクロプロセッサ。

[0001]

【発明の属する技術分野】本発明は、外部メモリよりも 高速にデータの読み書きが可能なRAMを内蔵するマイ クロプロセッサの内部構成に関する。

[0002]

【従来の技術】プロセッサがアクセスする外部デバイス として従来知られているものは、メモリと!/〇デバイ スである。メモリは、ほとんどのプロセッサに接続され るため、プロセッサのメモリマップに直接割り当てられ 前記メモリ管理ユニットは、前記第1のフラグ情報に基 20 るととが多い。一方、1/〇デバイスは、メモリに比べ ると、必要とするアドレス範囲が狭いため、以下の二つ の方法のいずれかで管理するのが一般的である。

> 【0003】(1)!/O領域を特殊なメモリ空間に割り 当て、専用の命令でそのメモリ空間にアクセスする。例 えば、Intel社のx86プロセッサは、メモリとは別個 のI/O空間を持っており、In/out命令で明示的にその 空間へのアクセスを行う。

【0004】(2)通常の主記継メモリマップ上に 1/0 デバイスを割り当てる。例えば、MIPSアーキテクチャに 納することを特徴とする請求項1~3のいずれかに記載 30 基づくプロセッサは、通常のメモリ操作と同様の命令で 1/0デバイスをアクセスする。

> 【0005】最近のプロセッサは、上述した2つの方式 のうち、(2)の方式を採用する例が多い。その理由 は、通常のメモリアクセスと全く同じ命令が使えるの で、命令セットが単純になり、プログラミングもしやす いためである。しかし、【/Oデバイスにアクセスする 際は、①キャッシュメモリの使用を禁止する、②読み書 きの順序を保証する等の必要があり、ソフトウェアもし くはハードウェアでこれに配慮しなくてはならない。

40 【0006】多くのプロセッサでは、同一のアドレスに 対する読み書きの順序は保証されるが、一つの1/0の 復数のレジスタが複数のアドレスに割り当てられている 場合などでは、読み音きの順序が保証されないおそれが

【0007】特に、命令の実行順序を入れ替えるout-of -order 実行を行うプロセッサは、特別に扱う必要があ る.

【0008】また、これとは別に、近年の半導体の高集 輸化やDRAM混載技術などの進展に伴い、キャッシュ

http://www4.ipdl.ncipi.go.jp/tjcontenttrns.ipdl?N0000=21&N0400=image/gif&N0401=/NS... 6/7/2005

できるようになり、この種のメモリを主記継メモリやキ ャッシュメモリと違う目的で使用することも可能になっ た。

#### [0009]

【発明が解決しようとする課題】しかしながら、この種 のメモリを主記憶メモリと同じようにマッピングする と、その領域は、外部の主記憶メモリや!/Oに割り当 てることができないため、メモリマップ割り当ての制限 になる。

【0010】また、この種の外部メモリ上にあるデータ 16 は、キャッシュメモリにキャッシュされたデータと同様 に高速に利用できるため、外部メモリのアクセスと同様 にキャッシュしてしまうのは無駄であるばかりでなく、 リフィルの際に外部メモリをキャッシュしているものを 追い出す可能性があり、さらにこの種のメモリとキャッ シェとの間にリフィルのためのデータバスを付加する必 要がある。

【0011】また、キャッシュしない場合、この種のメ モリの高速性を生かして、かつ、キャッシュの高速性を 生かすためには、メモリ参照の際に、この種のメモリに 25 アクセスしようとしているのか、あるいは、キャッシュ メモリにアクセスしようとしているのかを自動判別しな ければならない.

【0012】本発明は、上記の問題点を考慮に入れてな されたものであり、その目的は、キャッシュメモリ以外 の目的で利用可能なRAMを内蔵して、このRAMに簡 易かつ高速にアクセスできるようにしたマイクロプロセ ッサを提供することにある。

#### [0013]

【課題を解決するための手段】上記の目的を達成するた 30 め、仮想アドレスを物理アドレスに変換するメモリ管理 ユニットと、ロード/ストア命令を実行するロード/ス トア命令実行部と、を備えたマイクロプロセッサは、前 記ロード/ストア命令実行部によるデータの読み書きが 可能で、かつ、外部メモリとの間でデータをDMA (Dir ect Memory Access)転送可能なRAMを備え、前記メモ リ管理ユニットは、前記RAMに対するアクセスを行う か否かを示す第1のフラグ情報を生成するフラグ情報生 成部を有する。

【OOl4】請求項1の発明では、RAMに対するアク セスを行うか否かを、第1のフラグ情報にて設定できる ようにしたため、RAMに対するアクセス制御をプログ ラマブルに切り替えることができる。

【0015】諸求項2の発明では、第1のフラグ情報に 基づいてRAMにアクセスする場合は物理アドレスへの 変換を行わないようにしたため、高遠アクセスが可能に なる。

【0016】請求項3の発明では、第1のフラグ情報に 基づいてRAMにアクセスする場合はキャッシュ・ヒッ

ようにしたため、キャッシュ・ヒット/ミス結果が得ら れない間にRAMへのアクセスを開始できる。

【0017】請求項4の発明では、第1のフラグ情報が 記録された変換テーブルを設けるため、各アドレス単位 でRAMに対するアクセスを行うか否かを設定できる。 【0018】諸求項5の発明では、1/0領域へのアク セスを行うか否かを示す第2のフラグ情報を設けるた め、 【/ 〇領域へのアクセスを許容するか否かをプログ ラマブルに設定変更できる。

【0019】諸求項6の発明では、第2のフラグ情報に 基づいて!/〇領域にアクセスする場合はキャッシュ・ ヒット/ミス結果を無視するようにしたため、キャッシ ユ・ヒット/ミス結果が得られない間に!/O領域への アクセスを開始できる。

【① 020】請求項7の発明では、第2のフラグ情報に 基づいて!/〇領域にアクセスを行う場合であって、ロ ード/ストア命令実行部がRAMもしくは!/O領域に 対する有効なロード/ストア命令を保持しており、か つ、ストアバッファ中にまだRAMもしくは!/O領域 に書き込まれていないデータが存在する場合には、スト アバッファ中のデータがRAMもしくは!/O領域に音 き込まれるまで、次の主/〇領域へのアクセスを開始し ないようにしたため、主/〇領域への読み書きの順序を ソフトウェアと完全に一致させることができる。

【0021】請求項8の発明では、第2のフラグ情報が 記録された変換テーブルを設けるため、各アドレス単位 で1/0領域に対するアクセスを行うが否かを設定でき る.

#### [0022]

【発明の実施の形態】以下、本発明に係るマイクロプロ セッサについて、図面を参照しながら具体的に説明す る.

【0023】(第1の実施形態)図1は本発明に係るマ イクロプロセッサの一葉能形態の内部構成を示すプロッ ク図である。図1のマイクロプロセッサは、外部バスB lに接続されたバス・インタフェース・ユニット(Bus 1 nterface Unit) l と、プロセッサが実行する命令のフェ ッチ (取り込み) を行う I F U (Instruction Fetch Uni t) 2 と、仮想アドレスから物理アドレスへの変換を行う 40 MMU (Memory Management Unit) 3と、ロード/ストア に関連する命令を終行するしSU (Load Store Unit) 4 と、ロード/ストア以外の命令を実行する複数の実行ユ ニット5a, 5b, 5cと、浮動小敷点演算を行うFP U(Floating Point Unit)6a. 6bと、プロセッサ各 部の制御を行う制御論理部(Control Logic)?とを備え る.

【0024】IFU2は、分岐命令等の命令の分岐先を 記憶するBTACを参照しつつPC (Program Counter)を生 成するPC PIPE2 1 と 命令を一時的に格納するICACHE ト/ミス結果とは独立にRAMへのアクセスを開始する 50 (Instruction Cache Memory)22と、命令の復類を判別 (4)

してその命令を実行する実行ユニットを選択する命令発 行&ステージング部(Instruction assue & Staging blo ck)23とを有する。

【0025】MMU3は、仮想アドレスから物理アドレ スへの変換を行う3つのTLB (Translation Lookaside Buffer)を有する。OS (Operating System)が有するべ ージ・テーブルの一部のうち、物理ページ香号や保護情 報など、プロセッサが必要とするアドレス変換情報が下 LBに含き込まれており、これに基づいてMMU3は物 理アドレスへの変換を行う。

【0026】MMU3内の3つのTLBは、JTLE(Joint Translation Lookaside Buffer)3 1 &, ITLB(Instruc tion Translation Lookaside Buffer) 3 2 & DTLB3 3 (Data Translation Lookaside Buffer)33である。

【0027】ITLB32とDTLB33は、総称してマイクロ TLBと呼ばれる。ITLB3 2は命令の仮想アドレスのデ ータバス(Datapath)に直接接続される専用のTLBであ り、DTLB3 3 はデータの仮想アドレスのデータバスに直 列接続される専用のTLBである。これらTLBは、少 数ではあるが、高速にアドレス変換を行う。 JTLE3 1 は、命令/データの別に関係なく、ページをマッピング する.

【0028】 これら3つのTLBは、例えばソフトウエ アによって制御される。プロセッサは、JTLB3 1 に変換 テーブル100が存在しない場合に倒外を起こし、例外 ハンドラのプログラムがOSのページテーブルから該当 するページを探し出し、JTLB3 1に変換テーブル100 の情報を含き込む。

【0029】しSU4は、外部メモリに対する読み出し /書き込みデータを一時的に格納するDCACHE(Data Cach 30) e Memory) 4 1 と、キャッシュ以外の特殊な用途に使用 されるSPRAN(Scratch Pad RAN)42と、DCACHE41やSP RAM4 2をアクセスするための仮想アドレスを生成する アドレス生成器(Virtual Address Computation)43と

【0030】制御論理部では、プロセッサ各部の副御を 行い、その内部には制御レジスタ(Control Register) 7 上が設けられている。

【0031】次に、図1のマイクロプロセッサの動作を 簡単に説明する。まず、PC PIPE2!で生成されたPC (Program Counter)に基づいて、IFU2は命令のフェ ッチを行う。なお、PCは仮想アドレスである。

【0032】ITLB32は、PCを仮想アドレスから物理 アドレスに変換する。物理アドレスは、ICACHE22内の ITACにおける検索に利用され、PCの指し示す命令がIC ACHE22内に存在するか否かを調べる。PCの指し示す 命令がICACHE22内に存在しない場合(キャッシュ・ミ スのとき)には、物理アドレスによって不図示の外部メ モリへのアクセスを行う。

【0033】具体的には、キャッシュミスすると、ICAC 50 【0041】 | FU2は、| FU制御論理部81(IFU C

HE22を制御する!FU2の制御論理部からBIU!の 制御論理部に対して、キャッシュミスが起きたことを示 す情報と、アクセスを行うべき物理アドレス情報とが渡 される。BIUlは、これらの情報に基づいて外部メモ リをアクセスし、アクセスが終了すると、データとキャ ッシュ・ラインの取得が終わった旨の信号とをIFU2 に供給する。 IFU2は、アクセスしたデータをICACHE 22に書き込む。同時に、リフィルされたキャッシュラ インのうち、PCの指し示す命令と、場合によっては、 10 PCの指し示す命令の後に続くいくつかの命令を、命令 発行&ステージング部23に供給する。

【0034】一方、PCの指し示す命令がICACHE22内 に存在する場合には、該当するICACHE22内の命令と、 場合によってはPCの指し示す命令の後に続くいくつか の命令が命令発行&ステージング部23に供給される。 【0035】命令発行&ステージング部23は、命令の 種類を判別し、命令を実際に実行する実行ユニット (例) えば LSU4や他の真行ユニット)を決定する。この 段、命令発行&ステージング部23は、各実行ユニット 20 の空き具合を鑑みて動的に判断する。

【0036】例えば、判別された命令がロード/ストア 命令の場合には、処理できる実行ユニットはLSU4だ けなので、LSU4に命令を供給できる状態になると、 命令発行&ステージング部23はLSU4に命令を送

【0037】次に、SPRAN42に対してロード/ストア を行う場合の動作を説明する。図2は、図1のLSU4 内部の一部構成を図示したものであり、SFRAM4 2 に関 係する部分を副御系(Control) 8 とデータバス(Datapat h)に分けて図示している。

【10038】図2の制御系8は、命令の流れに応じて、 データパスに与える制御信号を生成する。データパス は、副御系8からの制御信号に基づいてデータを流して いく。これが命令の実行に钼当する。

【0039】図2において、制御系8とデータバスとを つないでいる各線は制御信号を示している。通常、制御 信号は制御系8からデータバスに供給される。なお、図 2では省略しているが、データバスから制御系8に供給 される制御信号も存在する。例えば、ICACHE22がミス してパイプライン処理を止める場合には、データバスの 一部であるICACHE22のTAGからミス信号が制御系8 に供給されてバイプライン処理を停止させる。

【0040】図2において、符号10a~10jで示し たプロックは、パイプライン処理を行う際にステージを 区切るためのレジスタ構造を示している。これらブロッ クは、回路的には、フリップフロップやラッチで構成さ れ、クロックに同期して、読み出しや書き込みを行う。 以下では、これらブロックを絵称してパイプラインレジ スタと呼ぶ。

8

cntrol)の副御を受けて、フェッチされた命令をバイブラインレジスタ10 a に格納する。命令はバイブラインレジスタ10 a がお命令デコーダ(Instruction Decode r)82に送われる。命令デコーダ82では、命令の識別や命令の処理に必要な中間的な制御信号を生成する。中間的な制御信号を生成する。中間的な制御信号を生成する明由は、命令デコーダ82でプロセッサのすべての制御信号を生成するのは墨的および速度的に不可能なためであり、命令デコーダ82は、命令よりも演算器の制御信号に近く、かつ、演算器の制御信号そのものよりも抽象的な信号を生成する。

7

【① 0.4.2】フェッチされた命令がロード/ストア命令であることが命令デコーダ8.2.で分かった場合には、制御信号群が、関係する制御論理部に送られる。具体的には、制御信号群は、図2中のパイプライン制御論理部(Pnpeline Control)8.3、G.P.R.制御論理部(General Purpose Register Control)8.4、およびしS.U.制御論理部(LSU Control)8.5.に送られる。

【0043】バイプライン制御論理部83とLSU制御 論理部85では、データの流れのステージに同期する形 で命令や制御信号が流れていく。このため、制御系8と 20 データバスの双方にバイブラインレジスタ10a~10 jが設けられている。

【9044】バイプライン副御論理部83は、バイプラインレジスタ10の中身の状況に応じて、バイプラインの進行の制御を行う。例えば、演算器上でリソースハザードが生じた場合には、バイプラインを停止するなどの処理を行う。

【0045】 LSU制御論理部85は、ロード/ストア命令を実行するのに必要な制御信号を生成する。すなわち、GPR制御論理部84の制御によりレジスタファイのル11からパイプラインレジスタ10に送られたデータは、アドレス生成器43に送られてアドレスが生成される。アドレス生成器43はアダー(Adder)制御論理部86により制御され、アドレス生成器43により生成されたアドレスは、次段のパイプラインレジスタ10に送られる。

【0046】SPR制御論理部(SFRAM Control)87は、パイプライン制御論理部83としSU制御論理部8 タを行うと、変換処理の5からの信号を受けて、SFRAM42へのアクセスを行う。その際、パイプラインレジスタ10中のアドレスを使用する。このアドレスがロード命令であるときは、リード・イネーブル信号を育効にし、ライト・イネーブル信号を育効にし、ライト・イネーブル信号を育効にし、ライト・イネーブル信号を育効にし、ライト・イネーブル信号を育効にし、ライト・イネーブル信号を育効にし、ライト・イネーブル信号を育効にし、ライト・イネーブル信号を育効にし、ライト・イネーブル信号を育効にする。そして、SFRAM42からデータを読み出し、パイプラインレジスタ10に格納する。格納されたデータは、次のステージでレジスタファイル11に信うできまます。

【0047】一方、パイプラインレジスタ10中のアドレスがストア命令であるときは、リード・イネーブル信号を無効にし、ライト・イネーブル信号を有効にする。

まして、レジスタファイル11かとステージされてきた

データをSPRAM4 2に書き込む。

【0048】一方、プロセッサ外のDMA (Direct Messory Access)コントローラ9は、図示のように、外部バスを介してプロセッサ内部のB!U制御論理部(BIU Control)88に接続されている。DMAコントローラ9がB!U制御論理部88に制御信号を送ってDMA処理を開始すると、B!U制御論理部88はSPR制御論理部87に信号を送ってSFRAM42をリード/ライトさせる。すなわち、SPR制御論理部87は、B!U制御論理部1088を介して間接的にDMAコントローラ9とも接続されている。

【①①49】SPRAM4 2に対するアクセス要求がLSU4とB!U12(B!U12からのアクセス要求は元はDMAコントローラ9からのものである)の双方から同いに発せられた場合は、SPR制御論理部87が両者を調停してイネーブル信号群を決定し、アドレス入力とデータ入力のセレクタを切り替える。

【① 0 5 0】例えば、LSU4とBIU12によるSPRA M4 2に対するアクセス要求の優先順位をプログラマブルに副御するには、SPR副御論理部87に図2に点線で示す制御レジスタ71を接続し、この制御レジスタ71の値を優先順位に応じてプログラマブルに変化させればよい。

【0051】図1および図2に示したSFRAM42は、画像データ等の大量のデータをプロセッサで加工処理する際に、一時的なメモ・バッド領域として用いるのに適している。

【0052】図3はMMU3の内部の接続関係を示す図である。上述したように、MMU3の内部には3つの下 LBが設けられるが、このうち、JLB31が本来の下L Bである。JLB31は例えば48個のエントリーを有し、ページ単位で仮想アドレスをマッピングし、物理アドレスへの変換テーブル100を生成する。

【0053】 JTL831内に生成された変換テーブル100は、必要に応じて、JTL832とJTL833にコピーされる。このように、TLBを3つに分けた理由は、JTL831はエントリー数が多いため、JTL831でアドレスの変換を行うと、変換処理に時間がかかることから、必要な分だけJTLB32やJTL833にコピーして高速に変換処理を行うようにしている。

【0054】図4はJTLB31内の変換テーブル100を 模式的に示した図である。変換テーブル100は、仮想 アドレスのページ香号と、仮想アドレスに対応する物理 アドレスと、フラグ情報とを対応づけたものである。 【0055】フラグ情報は、キャッシュが可能か否かを 示すCフラグと、メモリへの含き込みが可能か否かを示す Dフラグと、変換エントリーが有効か無効かを示す V フラグと、SPRAM42へのアクセスを行うか否かを示す Sフラグ(第1のフラグ情報)とを得する。

そして、レジスタファイル11からステージされてきた 50 【0056】LSU4は、Sフラグが立っていれば、魚

条件にSPRANA 2にアクセスに行く。具体的には、仮想 アドレスの下位側のオフセットアドレスを用いてSPRAM 42にアクセスする。これにより、SPR4442を物理メ モリのメモリマップに割り当てなくて済み、メモリマッ プの割り当てを簡易化できる。

【0057】また、Sフラグがセットされているときに は、ICACHE22やDCACHE41のキャッシュ・ヒット/キ ャッシュ・ミス結果を無視して、SPRAM42へのアクセ スを行う。これにより、キャッシュ・ヒットしたが否か を確認することなくSPRAM4 2にアクセスできるため、5 10 PRANA 2に対する読み書きを高速に行うことができる。 【0058】なお、図4では、4種類のフラグを設ける 例を説明したが、フラグの種類や数は特に限定されな い。例えば、1/0領域へのアクセス用にフラグを設け てもよい。以下、このフラグを仮に 1/0フラグ (第2 のフラグ情報) と呼ぶ。

【0059】1/0領域にアクセスする際には、キャッ シュメモリの使用を禁止し、かつ、読み書きの順序を保 証するのが望ましい。

【0060】図5は、1/0領域としてマップされたア 26 ドレスに対してロード/ストア命令を実行する際。その 命令に先行するストア命令の完了を保証するシステムの 一例を示す回路図である。図5のストアバッファ80 は、すべての書き込みデータを一時的に格納するのに用

【0061】Cフラグがセットされ、かつ、1/0フラ グがセットされていない場合には、図5のゲートG1か 5. ICACHE22またはDCACHE41の利用を許可するハイ レベル信号(Cashed信号)がLSU副御論理部85に供給さ れる.

【0062】また、1/0フラグがセットされ、かつ、 ストアバッファ80中にまだメモリに書き込まれていな いデータが存在し、かつ、 LSU4中に有効なロード/ ストア命令が存在する場合には、図5のゲートG2か ら、I/O領域アクセス用のロード/ストア命令をスト ールする旨のハイレベル信号(Stall\_Request信号)がバ イブライン制御論理部83に供給される。

【0063】図5のような回路を設けることにより、ロ ード/ストアの実行順序が保証されないシステムであっ ても、最小限の回路付加により、「一〇領域へのアクセ 46 7 副御論理部 ス前に、先行するストア命令の完了を保証することがで

【0064】とのように、1/0フラグを設けることに より、1/0領域を主記憶メモリのメモリマップに割り 当てなくて済み、また、エノ〇フラグがセットされてい れば、強制的にキャッシュを怠効にでき、かつソフトウ ュアが配慮することなく書き込み順序を保証できるた め、簡易かつ迅速に 1/0領域にアクセスすることがで

きる.

【0065】上述した真緒形態では、DMA転送が可能 なSPRANO一例を説明したが、DMA 転送が可能である ことは必ずしも必須の要件ではない。 DMA転送を行わ ないSPRANは、例えば、プロセッサが連続的に生成する データの一時保管場所として用いられる。

[0066]

【発明の効果】本発明によれば、ロード/ストア命令等 行部によるデータの読み書きが可能で、かつ、外部メモ リとの間でDMA転送可能なRAMに対してアクセスを 行うか否かを、第1のフラグ情報により判断するため、 RAMへのアクセスを高速に行うことができる。すなわ ち、RAMにアクセスする際には、キャッシュ・ヒット /ミス結果を参照しなくて済むため、 通常のメモリより も迅速にアクセスを行える。

【0067】また、このようなフラグ情報を設けること で、通常のメモリアクセスと同様の命令を用いて上述し たRAMにアクセスできるようになり、命令セットを単 純化でき、プログラム設計が容易になる。

【10068】同様に、1/0領域にアクセスするか否か を第2のフラグ情報に基づいて判断するため、1/0額 域にアクセスするための特別な命令や、特別なメモリ割 り当てが不要となる。

【図面の簡単な説明】

【図1】本発明に係るマイクロプロセッサの一実能形態 の内部構成を示すプロック図。

【図2】図1のLSU内部の一部模成を図示した図。

【図3】MMUの内部の接続関係を示す図。

【図4】 JTLB的の変換テーブルを模式的に示した図。

【図5】!/〇領域へのアクセスの際、その命令に先行 するストア命令の完了を保証するシステムの一例を示す 回路図。

【符号の説明】

1 BIU

2 IFU

3 MMU

4 LSU

5a.5b,5c 実行ユニット

6a. 6b, 6c FPU

2.1 PC-pipe

22 ICACHE

23 命令発行&ステージング部

3 1 TLB

32 ITLB

33 DTLB


41 データキャッシュ

42 SPRAM


(7)

特闘2000-231549





[図2]



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

BLACK BORDERS

IMAGE CUT OFF AT TOP, BOTTOM OR SIDES

FADED TEXT OR DRAWING

BLURRED OR ILLEGIBLE TEXT OR DRAWING

SKEWED/SLANTED IMAGES

COLOR OR BLACK AND WHITE PHOTOGRAPHS

GRAY SCALE DOCUMENTS

LINES OR MARKS ON ORIGINAL DOCUMENT

REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

# IMAGES ARE BEST AVAILABLE COPY.

☐ OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.